OpenAI почнала интерно да ги распоредува своите Jalapeño ASIC чипови во системи со AMD EPYC Turin серверски процесори. Секоја од овие хост-машини располага со 1,5 TB меморија, а изборот на AMD платформата бил направен поради практичност, зрелост на решението и намалување на ризикот при брзото развивање на новата инфраструктура.

Jalapeño е специјализиран чип на OpenAI, а за неговото поставување во серверски шкафови компанијата не се одлучила за Nvidia Vera, нов Arm-базиран процесор на Nvidia. Според Ричард Хо, потпретседател и шеф за хардвер во OpenAI, Vera сè уште не достигнала исто ниво на зрелост како избраната AMD платформа.

Одлуката не значи дека OpenAI нема интерес за други процесорски архитектури. Компанијата е меѓу организациите што се наведуваат како потенцијални корисници или истражувачи на Nvidia Vera, а истовремено е партнер и за Arm AGI. Сепак, за првото распоредување на Jalapeño, приоритет биле сигурната испорака, перформансите и трошоците без дополнителни непотребни технички ризици.

AMD EPYC Turin е x86 серверска платформа со подолга основа во дата-центрите, додека Vera претставува прв обид на Nvidia со сопствено дизајнирано CPU јадро за овој сегмент. Arm процесорите веќе се присутни во облачните системи преку решенија како AWS Graviton, Google Cloud Axiom и Azure Cobalt, но новите Vera и AGI се претставуваат како процесори наменети и за посложени работни текови.

Nvidia при промоцијата на Vera посочува значителна предност во одредени мерења, но споредбата се темели на резултат по јадро во SPEC CPU 2026. Во вкупниот резултат од тест-пакетот, предноста во однос на AMD EPYC 9755 е многу помала, односно 3 проценти.

Практичните разлики исто така можеле да влијаат врз изборот. EPYC Turin е процесор во сокет, додека Vera е монтиран на самата плоча. Иако замената на процесор не е вообичаена серверска операција, сокетираниот дизајн нуди поедноставно сервисирање.

OpenAI во иднина би можела да користи и други хост-платформи за Jalapeño. Но во актуелната конфигурација, AMD EPYC Turin е избран како најсигурна основа за распоредување на новите ASIC системи.